魏哲家於4/16說明會上，正式公佈了3納米的架構、將會沿用FinFET，而不同於競爭對手三星的GAA。
“我們決定三納米要採用FinFET（鰭式晶體管）架構。”總裁魏哲家在4月16日說明會上終於揭開這個神秘面紗，也不禁令外界好奇，當競爭對手都可能投奔GAA架構的時候，台積電沿用FinFET架構的原因究竟是什麼？台積電首席科學家黃漢森強調，從客戶的角度出發。
先進製程技術中，架構的角色是什麼？
製作芯片的時候，架構的採用是為了要解決電子在傳輸的過程中可能產生的Short Channel Effect（短信道效應），如漏電等問題。當漏電狀況出現，將影響芯片表現，最直接的就是終端設備性能不如預期，因此製作芯片時都必須克服這個狀況。
以目前採用的FinFET架構為例（左二），紫色區塊即是閘極（自動門），而灰色區塊即是電流經的信道、也就是鰭的概念。
可以先將架構想成是一個自動門（閘極），當門打開後電子就會通過，然而在門關閉時，可能因為製程與門都越來越小的緣故，導致彼此接觸的面積因為縮小而造成不易控制產生電子可能外漏的情況，就是漏電。
以台積電為例，在16納米前皆是採用Planar架構，並靠著Doping（參雜半導體）的方式來解決漏電的問題，不過當製程縮小、漏電情況也越來越嚴重，無法靠Doping來解決漏電問題時，便開始採用FinFET架構。
名為鰭式晶體管，正因為該架構裡面的信道從過去平面的設計轉成垂直立體的設計，看起來像是“魚鰭”而有此稱呼。這樣的改變讓閘極跟鰭所能接觸的面積大幅增加，也能降低舊有架構在製程縮小的情況下產生的漏電狀況。
當製程逐漸縮小，FinFET架構將碰到瓶頸
“不過FinFET架構確實會受到接下來製程的縮小而碰到發展的瓶頸，”台積電首席科學家黃漢森點出這個存在的事實與困難。這也是為什麼在3納米的節點上，各家半導體企業都開始重新思考架構的選擇。
黃漢森補充到，在16納米的製程中採用FinFET架構，每個晶體管可以有很多的鰭，但當製程逐漸縮小的時候，鰭的數量也會隨之減少。“當然不可能有0.5個鰭啊！”黃漢森笑著說，所以當製程越往下走、空間越來越小的時候，FinFET最特別的垂直設計將會碰上空間跟技術上的挑戰。
黃漢森不諱言，在先進製程繼續往下走的時刻，FinFET肯定會遇到技術執行上的困難，但架構的選擇不只是解決漏電問題而已，還有更多全面性的因素要考量，也因此三納米繼續沿用。
“ 所以我們就把這個鰭再轉過來變成水平，就成了另一種架構的選擇， ”黃漢森說。這樣的方式有些類似三星的GAA架構，但在台積電這架構稱作nanosheet，技術上都是通過變成水平的方式讓閘極可以360度的接觸鰭（信道），漏電的控制理論上可能較FinFET來的好。
他透露，這個nanosheet是他在1997年就已經提出的架構，但早有這個選項為什麼台積電不採用？
對技術純熟度有信心，台積電從客戶角度出發做決定
黃漢森解釋，nanosheet技術上來說確實比FinFET來得困難，但這並不是捨棄nanosheet架構不用的理由，每個架構都有它的優點與副作用，解決漏電問題是架構主要的功課，但並不等於我們僅著眼在解決架構的問題就好，還必須進行全面性考量，包括成本、技術的成熟、市場性、性能表現等各種面向。
基於這些理由，台積電因此在三納米的製程上仍持續採用FinFET架構，認為在已知的技術基礎上可以持續帶給客戶有成本競爭力、性能表現佳的產品。
面對岔路的選擇，台積電繼續以FinFET作為3納米的架構，除了確保成本、技術成熟度、性能表現等考量外，黃漢森也透露改變架構將使客戶調整IC設計，而該決定是否蘊含商業考量，耐人尋味。
他進一步說明，台積電是如何以“客戶為主”的出發點來決定三納米架構的取捨。除了台積電本身對於FinFET架構的熟稔外，改變架構將會影響客戶在IC設計上的內容，為了不造成客戶的麻煩，也希望客戶能延續到下一個時代的製程，因此通盤考量下才決定繼續沿用FinFET架構，該做法從7納米與導入EUV（極紫外光刻）的6納米就能窺探。
台積電為了在不造成客戶負擔的前提下，又能提供更好的產品，因此把導入EUV的6納米提供給一開始選擇7納米的客戶，讓客戶在不需要調整設計的情況下，能享受到性能提升的產品。
只是回歸到架構面的選擇，若競爭對手都將於3納米改變架構，且需要客戶端調整IC設計，沿用FinFET的做法是否會是台積電在技術有把握的情況下，做出的市場策略，耐人尋味。
至於3納米以後的架構會怎麼走？是否將投奔nanosheet的懷抱？黃漢森笑著說一切都還是未知數，因為未來是否會有更好的架構選擇出現，誰也說不准。但肯定的是3納米將延續FinFET架構、毫無疑問。